

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2003-008385

(43)Date of publication of application : 10.01.2003

(51)Int.Cl.

H03H 7/46  
H03H 7/01  
H03H 7/075

(21)Application number : 2001-183913

(71)Applicant : MURATA MFG CO LTD

(22)Date of filing : 18.06.2001


(72)Inventor : NOSAKA KOJI

## (54) COMPOSITE LC FILTER CIRCUIT AND COMPOSITE LC FILTER COMPONENT

(57)Abstract:

**PROBLEM TO BE SOLVED:** To provide a composite LC filter circuit and a composite LC filter part by which the freedom of degree in designing is large and an insertion loss is small.

**SOLUTION:** The composite LC filter circuit 10 consists of a low-pass filter LPF1, two band elimination filters BEF1, BEF2 and a high-pass filter HPF1. The filter LPF1 is connected between a common input terminal 1 and an output terminal 2, and its passing band is set to be  $f_1$ . The filter HPF1 is connected between the terminal 1 and an output terminal 4, and its passing band is set to be  $f_3 (>f_1)$ . The two filters BEF1 and BEF2 are cascaded between the terminal 1 and an output terminal 3, and its passing band is set to be  $f_2 (f_1 < f_2 < f_3)$ .



(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開2003-8385

(P2003-8385A)

(43)公開日 平成15年 1月10日 (2003.1.10)

(51)Int.Cl.<sup>7</sup>

識別記号

F I

テ-マコ-ト\*(参考)

H 0 3 H 7/46

H 0 3 H 7/46

A 5 J 0 2 4

7/01

7/01

A

7/075

7/075

Z

審査請求 未請求 請求項の数 7 O L (全 8 頁)

(21)出願番号 特願2001-183913(P2001-183913)

(71)出願人 000006231

株式会社村田製作所

京都府長岡京市天神二丁目26番10号

(22)出願日 平成13年 6月18日 (2001. 6. 18)

(72)発明者 野阪 浩司

京都府長岡京市天神二丁目26番10号 株式

会社村田製作所内

(74)代理人 100091432

弁理士 森下 武一

Fターム(参考) 5J024 AA01 CA10 DA01 DA25 EA01


EA02 EA03

(54)【発明の名称】 複合型LCフィルタ回路及び複合型LCフィルタ部品

(57)【要約】

【課題】 設計の自由度が大きく、挿入損失が小さい複合型LCフィルタ回路及び複合型LCフィルタ部品を提供する。

【解決手段】 複合型LCフィルタ回路10は、低域通過フィルタLPF1と、二つの帯域阻止フィルタBEF1、BEF2と、高域通過フィルタHPF1とで構成されている。低域通過フィルタLPF1は、共通入力端子1と出力端子2との間に接続され、その通過帯域は $f_1$ に設定されている。高域通過フィルタHPF1は、共通入力端子1と出力端子4との間に接続され、その通過帯域は $f_3 (> f_1)$ に設定されている。二つの帯域阻止フィルタBEF1、BEF2は、共通入力端子1と出力端子3との間に縦続接続され、その通過帯域は $f_2 (f_1 < f_2 < f_3)$ に設定されている。



**【特許請求の範囲】**

【請求項 1】 少なくとも三つの異なる周波数の信号を分波する複合型 LC フィルタ回路において、少なくとも低域通過フィルタと高域通過フィルタにて構成された分波回路を備えていることを特徴とする複合型 LC フィルタ回路。

【請求項 2】 前記分波回路が、低域通過フィルタと高域通過フィルタと帯域通過フィルタにて構成されていることを特徴とする請求項 1 に記載の複合型 LC フィルタ回路。

【請求項 3】 前記分波回路が、低域通過フィルタと高域通過フィルタと帯域阻止フィルタにて構成されていることを特徴とする請求項 1 に記載の複合型 LC フィルタ回路。

【請求項 4】 少なくとも三つの異なる周波数の信号を合波する複合型 LC フィルタ回路において、少なくとも低域通過フィルタと高域通過フィルタにて構成された合波回路を備えていることを特徴とする複合型 LC フィルタ回路。

【請求項 5】 前記合波回路が、低域通過フィルタと高域通過フィルタと帯域通過フィルタにて構成されていることを特徴とする請求項 4 に記載の複合型 LC フィルタ回路。

【請求項 6】 前記合波回路が、低域通過フィルタと高域通過フィルタと帯域阻止フィルタにて構成されていることを特徴とする請求項 4 に記載の複合型 LC フィルタ回路。

【請求項 7】 請求項 1～請求項 6 のいずれかに記載の複合型 LC フィルタ回路を、複数の絶縁体層を積み重ねて構成した積層体に設けたことを特徴とする複合型 LC フィルタ部品。

**【発明の詳細な説明】****【0001】**

【発明の属する技術分野】 本発明は、複合型 LC フィルタ回路及び複合型 LC フィルタ部品、例えば携帯電話等の移動体通信機器に使用される複合型 LC フィルタ回路及び複合型 LC フィルタ部品に関する。

**【0002】**

【従来の技術】 従来、三つ以上の異なる周波数の信号を分波、あるいは合波する回路は、複数の帯域通過フィルタ（バンドパスフィルタ）を組み合わせて構成されていた。

**【0003】**

【発明が解決しようとする課題】 ところが、従来の帯域通過フィルタのみで構成された分波回路又は合波回路では、移動体通信機器等を設計する際の自由度が小さく、近年の移動体通信機器のシステムの多様化に適応しにくいという問題があった。また、帯域通過フィルタのみで構成された分波回路又は合波回路は、構成素子数が多く、挿入損失が比較的大きいという問題もあった。

【0004】 そこで、本発明の目的は、設計の自由度が大きく、挿入損失が小さい複合型 LC フィルタ回路及び複合型 LC フィルタ部品を提供することにある。

**【0005】**

【課題を解決するための手段と作用】 前記目的を達成するため、本発明に係る複合型 LC フィルタ回路は、少なくとも三つの異なる周波数の信号を分波する複合型 LC フィルタ回路であって、少なくとも低域通過フィルタと高域通過フィルタにて構成された分波回路を備えていることを特徴とする。また、本発明に係る複合型 LC フィルタ回路は、少なくとも三つの異なる周波数の信号を合波する複合型 LC フィルタ回路であって、少なくとも低域通過フィルタと高域通過フィルタにて構成された合波回路を備えていることを特徴とする。そして、仕様に合わせて、低域通過フィルタ及び高域通過フィルタの他に、帯域通過フィルタや帯域阻止フィルタが使用される。

【0006】 以上の構成により、帯域通過フィルタだけではなく、低域通過フィルタや高域通過フィルタ等のフィルタを採用することができ、移動体通信機器等の設計の自由度が大きくなる。

【0007】 また、本発明に係る複合型 LC フィルタ部品は、前述の特徴を有する複合型 LC フィルタ回路を、複数の絶縁体層を積み重ねて構成した積層体に設けたことを特徴とする。以上の構成により、小型でかつ低背の複合型 LC フィルタ部品が得られる。

**【0008】**

【発明の実施の形態】 以下、本発明に係る複合型 LC フィルタ回路及び複合型 LC フィルタ部品の実施の形態について添付の図面を参照して説明する。

【0009】 [第 1 実施形態、図 1～図 3] 本発明に係る複合型 LC フィルタ回路の一実施形態を示す電気回路図とブロック図を、それぞれ図 1 の (A) 及び (B) に示す。図 1 に示すように、複合型 LC フィルタ回路 10 は、低域通過フィルタ（ローパスフィルタ）LPF1 と、二つの帯域阻止フィルタ（バンドエリミネーションフィルタ）BEF1、BEF2 と、高域通過フィルタ（ハイパスフィルタ）HPF1 とで構成されている。低域通過フィルタ LPF1 は、共通入力端子 1 と出力端子 2 との間に接続され、その通過帯域は  $f_1$  に設定されている。高域通過フィルタ HPF1 は、共通入力端子 1 と出力端子 4 との間に接続され、その通過帯域は  $f_3$  ( $> f_1$ ) に設定されている。二つの帯域阻止フィルタ BEF1、BEF2 は、共通入力端子 1 と出力端子 3 との間に縦続接続され、その通過帯域は  $f_2$  ( $f_1 < f_2 < f_3$ ) に設定されている。

【0010】 2 次の低域通過フィルタ LPF1 は、インダクタ L1 及びコンデンサ C1、C2 からなる。インダクタ L1 とコンデンサ C1 からなる並列共振回路の並列共振周波数は、帯域阻止フィルタ BEF1、BEF2 の

通過帯域  $f_2$  内あるいは高域通過フィルタ HPF 1 の通過帯域  $f_3$  内、もしくは、帯域  $f_2$  と  $f_3$  の間の周波数に入るように設計されている。つまり、低域通過フィルタ LPF 1 は、帯域阻止フィルタ BEF 1、BEF 2 の通過帯域  $f_2$  及び高域通過フィルタ HPF 1 の通過帯域  $f_3$  内において、インピーダンスが殆ど無限大になるように、減衰極が帯域  $f_2$  又は  $f_3$  内もしくは帯域  $f_2$  と  $f_3$  の間の周波数に位置している。

【0011】また、3 次の高域通過フィルタ HPF 1 は、コンデンサ C 5～C 7 及びインダクタ L 4 からなる。インダクタ L 4 とコンデンサ C 7 からなる直列共振回路の直列共振周波数は、低域通過フィルタ LPF 1 の通過帯域  $f_1$  内あるいは帯域阻止フィルタ BEF 1、BEF 2 の通過帯域  $f_2$  内、もしくは、帯域  $f_1$  と  $f_2$  の間の周波数に入るように設計されている。つまり、高域通過フィルタ HPF 1 は、低域通過フィルタ LPF 1 の通過帯域  $f_1$  及び帯域阻止フィルタ BEF 1、BEF 2 の通過帯域  $f_2$  内において、インピーダンスが殆ど無限大になるように、減衰極が帯域  $f_1$  又は  $f_2$  内もしくは帯域  $f_1$  と  $f_2$  の間の周波数に位置している。

【0012】さらに、帯域阻止フィルタ BEF 1 はインダクタ L 2 とコンデンサ C 3 の並列共振回路からなり、帯域阻止フィルタ BEF 2 はインダクタ L 3 とコンデンサ C 4 の並列共振回路からなる。そして、帯域阻止フィルタ BEF 1 の共振周波数を、低域通過フィルタ LPF 1 の通過帯域  $f_1$  内に入るように設計するとともに、帯域阻止フィルタ BEF 2 の共振周波数を、高域通過フィルタ HPF 1 の通過帯域  $f_3$  内に入るように設計する。従って、帯域阻止フィルタ BEF 1、BEF 2 は、それぞれ帯域  $f_1$ 、 $f_3$  内に減衰極が位置し、帯域  $f_1$ 、 $f_3$  内においてフィルタ BEF 1、BEF 2 のインピーダンスは無限大になっている。

【0013】つまり、低域通過フィルタ LPF 1 の通過帯域  $f_1$  は、高域通過フィルタ HPF 1 と帯域阻止フィルタ BEF 1 のインピーダンスが無限大になる周波数領域である。縦続接続された帯域阻止フィルタ BEF 1、BEF 2 の通過帯域  $f_2$  は、低域通過フィルタ LPF 1 と高域通過フィルタ HPF 1 のインピーダンスが無限大になる周波数領域である。高域通過フィルタ HPF 1 の通過帯域  $f_3$  は、低域通過フィルタ LPF 1 と帯域阻止フィルタ BEF 2 のインピーダンスが無限大になる周波数領域である。この結果、信号の漏れが少なく、各フィルタの挿入損失を小さくできる。また、信号が通過する素子数を、従来の帯域通過フィルタのみで構成した分波回路の場合と比較して少なくでき、挿入損失の低減をより一層図ることができる。

【0014】以上の構成からなる複合型 LC フィルタ回路 10 において、帯域  $f_1$  の高周波信号は共通入力端子 1 と出力端子 2 との間を通過し、帯域  $f_2$  の高周波信号は共通入力端子 1 と出力端子 3 との間を通過し、帯域  $f$

3 の高周波信号は共通入力端子 1 と出力端子 4 との間を通過する。

【0015】例えば、800MHz の AMPS (Advanced Mobile Phone Service) の高周波信号と、1.5GHz の GPS (Global Positioning System) の高周波信号と、1.8～1.9GHz の PCS (Personal Communication Service) の高周波信号とを分波する場合には、共通入力端子 1 にアンテナを接続し、出力端子 2 に 800MHz に対応した受信回路を接続し、出力端子 3 に 1.5GHz に対応した受信回路を接続し、出力端子 4 に 1.8～1.9GHz に対応した受信回路を接続する。

【0016】これにより、アンテナが受信した 800MHz の受信信号は、低域通過フィルタ LPF 1 を通過して 800MHz の受信回路に出力される。アンテナが受信した 1.5GHz の受信信号は、帯域阻止フィルタ BEF 1、BEF 2 を通過して 1.5GHz の受信回路に出力される。アンテナが受信した 1.8～1.9GHz の受信信号は、高域通過フィルタ HPF 1 を通過して 1.8～1.9GHz の受信回路に出力される。

【0017】ところで、前記説明は、複合型 LC フィルタ回路 10 を分波器に適用する場合についての説明であるが、この複合型 LC フィルタ回路 10 は合波器に適用することもできる。すなわち、低域通過フィルタ LPF 1 は共通出力端子 1 と入力端子 2 との間に接続され、高域通過フィルタ HPF 1 は共通出力端子 1 と入力端子 4 との間に接続され、二つの帯域阻止フィルタ BEF 1、BEF 2 は共通出力端子 1 と入力端子 3 との間に縦続接続される。さらに、共通出力端子 1 にアンテナを接続し、入力端子 2 に帯域  $f_1$  に対応した送信回路を接続し、入力端子 3 に帯域  $f_2$  に対応した送信回路を接続し、入力端子 4 に帯域  $f_3$  に対応した送信回路を接続する。

【0018】そして、図 1 において、一点鎖線  $f_1$ 、 $f_2$ 、 $f_3$  で示すように、各送信回路から出力された送信信号は、それぞれ低域通過フィルタ LPF 1、帯域阻止フィルタ BEF 1、BEF 2 および高域通過フィルタ HPF 1 を通過した後、合波されて一つの信号として共通出力端子 1 から出力される。

【0019】なお、分波または合波する高周波信号の組み合わせは、PDC 800 (Personal Digital Cellular 800) の高周波信号と、PDC 1500 の高周波信号と、W-CDMA の高周波信号とであってもよい。あるいは、GSM の高周波信号と、DCS の高周波信号と、W-CDMA の高周波信号との組み合わせであってもよい。

【0020】図 1 の回路構成を有する複合型 LC フィルタ部品 10A の一例の分解斜視図を図 2 に示す。図 2 に示すように、複合型 LC フィルタ部品 10A は、各フィ

10

20

30

40

50

ルタを、絶縁体シート 11 を積み重ねてなる積層体内に配置している。絶縁体シート 11 は、セラミックの誘電体粉末や磁性体粉末を結合剤等と一緒に混練したものをシート状にしたものである。各絶縁体シート 11 のシート厚は所定の寸法に設定されている。

【0021】絶縁体シート 11 の表面に設けたコンデンサパターン 17 は、絶縁体シート 11 を挟んでコンデンサパターン 16、18 に対向し、コンデンサ C1、C2 を形成している。引出しパターン 19 は、ビアホール 30 を介して渦巻形状のコイル導体パターンからなるインダクタ L1 に電氣的に接続している。コンデンサパターン 28 は、コンデンサパターン 26、27、29 にそれぞれ対向してコンデンサ C5、C6、C7 を形成している。コンデンサパターン 29 は、ビアホール 30 を介して渦巻形状のコイル導体パターンからなるインダクタ L4 に電氣的に接続している。

【0022】同様に、絶縁体シート 11 の表面にそれぞれ設けたコンデンサパターン 20、21 は、コンデンサパターン 22、23 に対向してコンデンサ C3、C4 を形成している。引出しパターン 24、25 は、それぞれビアホール 30 を介して渦巻形状のコイル導体パターンからなるインダクタ L2、L3 に電氣的に接続している。コンデンサパターン 22 と 23 の中間接続点は、ビアホール 30 を介してインダクタ L2 と L3 の中間接続点に電氣的に接続している。これらコンデンサパターンやコイル導体パターンは、スパッタリング法、蒸着法、印刷法、フォトリソグラフィ等の方法により形成され、Ag-Pd、Ag、Pd、Cu 等の材料からなる。

【0023】各シート 11 は積み重ねられ、一体的に焼成されることにより、図 3 に示すように積層体 40 とされる。積層体 40 の手前側の側面には共通入力端子 1 が形成され、奥側の側面には出力端子 3 及びグランド端子 G が形成されている。積層体 40 の左の端面には出力端子 2 が形成され、右の端面には出力端子 4 が形成されている。端子 1～4、G はスパッタリング法、蒸着法、塗布法等の方法によって形成され、Ag-Pd、Ag、Pd、Cu、Cu 合金等の材料からなる。

【0024】共通入力端子 1 は、コンデンサパターン 18、26、コンデンサパターン 20 及び引出しパターン 19、24 に電氣的に接続されている。出力端子 2 は、コンデンサパターン 17 及びインダクタ L1 のコイル導体パターンに電氣的に接続されている。出力端子 3 は、コンデンサパターン 21 及び引出しパターン 25 に電氣的に接続されている。出力端子 4 は、コンデンサパターン 27 に電氣的に接続されている。グランド端子 G はコンデンサパターン 16 及びインダクタ L4 のコイル導体パターンに電氣的に接続されている。こうして、積層体 40 に、図 1 の回路を形成することにより、低背かつ小型の LC フィルタ部品 10A を得ることができる。

【0025】[第 2 実施形態、図 4] 本発明に係る複合

型 LC フィルタ回路の第 2 実施形態を示す電気回路図とブロック図を、それぞれ図 4 の (A) 及び (B) に示す。この複合型 LC フィルタ回路 50 は、三つの異なる周波数の信号を分波する回路として使用したり、あるいは、三つの異なる周波数の信号を合波する回路として使用したりできる。図 4 に示すように、複合型 LC フィルタ回路 50 は、低域通過フィルタ LPF1 と、帯域通過フィルタ (バンドパスフィルタ) BPF と、高域通過フィルタ HPF1 とで構成されている。低域通過フィルタ LPF1 は、共通入力端子 1 と入出力端子 2 との間に接続され、その通過帯域は  $f_1$  に設定されている。高域通過フィルタ HPF1 は、共通入力端子 1 と入出力端子 4 との間に接続され、その通過帯域は  $f_3 (> f_1)$  に設定されている。帯域通過フィルタ BPF は、共通入力端子 1 と入出力端子 3 との間に接続され、その通過帯域は  $f_2 (f_1 < f_2 < f_3)$  に設定されている。

【0026】低域通過フィルタ LPF1 は、帯域通過フィルタ BPF の通過帯域  $f_2$  及び高域通過フィルタ HPF1 の通過帯域  $f_3$  内において、インピーダンスが殆ど無限大になるように設計されている。また、高域通過フィルタ HPF1 は、低域通過フィルタ LPF1 の通過帯域  $f_1$  及び帯域通過フィルタ BPF の通過帯域  $f_2$  内において、インピーダンスが殆ど無限大になるように設計されている。

【0027】さらに、帯域通過フィルタ BPF は、インダクタ L5 とコンデンサ C9 の並列共振回路と、インダクタ L6 とコンデンサ C10 の並列共振回路と、三つの結合コンデンサ C8、C11、C12 からなる。そして、インダクタ L5 とコンデンサ C9 の並列共振周波数、および、インダクタ L6 とコンデンサ C10 の並列共振周波数を、帯域通過フィルタ BPF の通過帯域  $f_2$  内に入るように設計するとともに、コンデンサ C10 を付加することによる極を低域通過フィルタ LPF1 の通過帯域  $f_1$ 、および、高域通過フィルタ HPF1 の通過帯域  $f_3$  内に入るように設計する。従って、帯域通過フィルタ BPF は、それぞれ帯域  $f_1$ 、 $f_3$  内に減衰極が位置し、帯域  $f_1$ 、 $f_3$  内においてフィルタ BPF のインピーダンスは殆ど無限大になっている。

【0028】つまり、低域通過フィルタ LPF1 の通過帯域  $f_1$  は、帯域通過フィルタ BPF と高域通過フィルタ HPF1 のインピーダンスが無限大になる周波数領域である。帯域通過フィルタ BPF の通過帯域  $f_2$  は、低域通過フィルタ LPF1 と高域通過フィルタ HPF1 のインピーダンスが無限大になる周波数領域である。高域通過フィルタ HPF1 の通過帯域  $f_3$  は、低域通過フィルタ LPF1 と帯域通過フィルタ BPF のインピーダンスが無限大になる周波数領域である。この結果、信号の漏れが少なく、各フィルタの挿入損失を小さくできる。

【0029】[第 3 実施形態、図 5] 本発明に係る複合型 LC フィルタ回路の第 3 実施形態を示す電気回路図と

10

20

30

40

50

ブロック図を、それぞれ図5の(A)及び(B)に示す。この複合型LCフィルタ回路60は、三つの異なる周波数の信号を分波する回路として使用したり、あるいは、三つの異なる周波数の信号を合波する回路として使用したりできる。図5に示すように、複合型LCフィルタ回路60は、二つの低域通過フィルタLPF1、LPF2と、二つの高域通過フィルタHPF1、HPF2とで構成されている。共通入出力端子1と入出力端子2との間には、低域通過フィルタLPF1とLPF2が縦続接続され、端子1と端子2の間の通過帯域は $f_1$ に設定されている。共通入出力端子1と入出力端子4との間には、高域通過フィルタHPF1が接続され、端子1と端子4の間の通過帯域は $f_3$  ( $> f_1$ )に設定されている。共通入出力端子1と入出力端子3との間には、低域通過フィルタLPF1と高域通過フィルタHPF2が縦続接続され、端子1と端子3の間の通過帯域は $f_2$  ( $f_1 < f_2 < f_3$ )に設定されている。

【0030】低域通過フィルタLPF1は、帯域 $f_1$ と $f_2$ の周波数を通過させるとともに、帯域 $f_3$ の周波数内においてインピーダンスが無限大になるように設計されている。低域通過フィルタLPF2は、帯域 $f_1$ の周波数を通過させるとともに、帯域 $f_2$ の周波数内においてインピーダンスが無限大になるように設計されている。高域通過フィルタHPF1は、帯域 $f_3$ の周波数を通過させるとともに、帯域 $f_1$ 及び $f_2$ の周波数内においてインピーダンスが無限大になるように設計されている。高域通過フィルタHPF2は、帯域 $f_2$ の周波数を通過させるとともに、帯域 $f_1$ の周波数内においてインピーダンスが無限大になるように設計されている。

【0031】つまり、端子1と端子2の間の通過帯域 $f_1$ は、高域通過フィルタHPF1、HPF2のインピーダンスが無限大になる周波数領域である。端子1と端子3の間の通過帯域 $f_2$ は、低域通過フィルタLPF2と高域通過フィルタHPF1のインピーダンスが無限大になる周波数領域である。端子1と端子4の間の通過帯域 $f_3$ は、低域通過フィルタLPF1のインピーダンスが無限大になる周波数領域である。この結果、信号の漏れが少なく、各フィルタの挿入損失を小さくできる。

【0032】[第4実施形態、図6]本発明に係る複合型LCフィルタ回路の第4実施形態を示す電気回路図とブロック図を、それぞれ図6の(A)及び(B)に示す。この複合型LCフィルタ回路70は、三つの異なる周波数の信号を分波する回路として使用したり、あるいは、三つの異なる周波数の信号を合波する回路として使用したりできる。図6に示すように、複合型LCフィルタ回路70は、二つの低域通過フィルタLPF1、LPF2と、二つの高域通過フィルタHPF1、HPF2とで構成されている。共通入出力端子1と入出力端子2との間には、低域通過フィルタLPF1が接続され、端子1と端子2の間の通過帯域は $f_1$ に設定されている。共

通入出力端子1と入出力端子4との間には、高域通過フィルタHPF1、HPF2が縦続接続され、端子1と端子4の間の通過帯域は $f_3$  ( $> f_1$ )に設定されている。共通入出力端子1と入出力端子3との間には、高域通過フィルタHPF1と低域通過フィルタLPF2が縦続接続され、端子1と端子3の間の通過帯域は $f_2$  ( $f_1 < f_2 < f_3$ )に設定されている。

【0033】低域通過フィルタLPF1は、帯域 $f_1$ の周波数を通過させるとともに、帯域 $f_2$ 及び $f_3$ の周波数内においてインピーダンスが無限大になるように設計されている。低域通過フィルタLPF2は、帯域 $f_2$ の周波数を通過させるとともに、帯域 $f_3$ の周波数内においてインピーダンスが無限大になるように設計されている。高域通過フィルタHPF1は、帯域 $f_2$ 及び $f_3$ の周波数を通過させるとともに、帯域 $f_1$ の周波数内においてインピーダンスが無限大になるように設計されている。高域通過フィルタHPF2は、帯域 $f_3$ の周波数を通過させるとともに、帯域 $f_2$ の周波数内においてインピーダンスが無限大になるように設計されている。

【0034】つまり、端子1と端子2の間の通過帯域 $f_1$ は、高域通過フィルタHPF1のインピーダンスが無限大になる周波数領域である。端子1と端子3の間の通過帯域 $f_2$ は、低域通過フィルタLPF1と高域通過フィルタHPF2のインピーダンスが無限大になる周波数領域である。端子1と端子4の間の通過帯域 $f_3$ は、低域通過フィルタLPF1、LPF2のインピーダンスが無限大になる周波数領域である。この結果、信号の漏れが少なく、各フィルタの挿入損失を小さくできる。

【0035】[第5実施形態、図7]第5実施形態は、周波数の異なる4種類の高周波信号(例えばAMPS、PCS、GPS及びBlue-toothの高周波信号)を分波したり、あるいは合波したりできる複合型LCフィルタ回路について説明する。第5実施形態の複合型LCフィルタ回路を示す電気回路図とブロック図を、それぞれ図7の(A)及び(B)に示す。

【0036】図7に示すように、複合型LCフィルタ回路80は、三つの低域通過フィルタLPF1~LPF3と、三つの高域通過フィルタHPF1~HPF3とで構成されている。共通入出力端子1と入出力端子2との間には、低域通過フィルタLPF1とLPF2が縦続接続され、端子1と端子2の間の通過帯域は $f_1$ に設定されている。共通入出力端子1と入出力端子3との間には、低域通過フィルタLPF1と高域通過フィルタHPF2が縦続接続され、端子1と端子3の間の通過帯域は $f_2$ に設定されている。共通入出力端子1と入出力端子4との間には、高域通過フィルタHPF1と低域通過フィルタLPF3が縦続接続され、端子1と端子4の間の通過帯域は $f_3$ に設定されている。共通入出力端子1と入出力端子5との間には、高域通過フィルタHPF1、HPF3が縦続接続され、端子1と端子5の間の通過帯域は

f 4 に設定されている。通過帯域 f 1 ~ f 4 の間には、 $f 1 < f 2 < f 3 < f 4$  の関係がある。

【0037】低域通過フィルタ L P F 1 は、帯域 f 1 と f 2 の周波数を通過させるとともに、帯域 f 3 及び f 4 の周波数内においてインピーダンスが無限大になるように設計されている。低域通過フィルタ L P F 2 は、帯域 f 1 の周波数を通過させるとともに、帯域 f 2 の周波数内においてインピーダンスが無限大になるように設計されている。低域通過フィルタ L P F 3 は、帯域 f 3 の周波数を通過させるとともに、帯域 f 4 の周波数内においてインピーダンスが無限大になるように設計されている。高域通過フィルタ H P F 1 は、帯域 f 3 及び f 4 の周波数を通過させるとともに、帯域 f 1 及び f 2 の周波数内においてインピーダンスが無限大になるように設計されている。高域通過フィルタ H P F 2 は、帯域 f 2 の周波数を通過させるとともに、帯域 f 1 の周波数内においてインピーダンスが無限大になるように設計されている。高域通過フィルタ H P F 3 は、帯域 f 4 の周波数を通過させるとともに、帯域 f 3 の周波数内においてインピーダンスが無限大になるように設計されている。

【0038】つまり、端子 1 と端子 2 の間の通過帯域 f 1 は、高域通過フィルタ H P F 1、H P F 2 のインピーダンスが無限大になる周波数領域である。端子 1 と端子 3 の間の通過帯域 f 2 は、低域通過フィルタ L P F 2 と高域通過フィルタ H P F 1 のインピーダンスが無限大になる周波数領域である。端子 1 と端子 4 の間の通過帯域 f 3 は、低域通過フィルタ L P F 1 と高域通過フィルタ H P F 3 のインピーダンスが無限大になる周波数領域である。端子 1 と端子 5 の間の通過帯域 f 4 は、低域通過フィルタ L P F 1、L P F 3 のインピーダンスが無限大になる周波数領域である。この結果、信号の漏れが少なく、各フィルタの挿入損失を小さくできる。

【0039】〔他の実施形態〕なお、本発明に係る複合型 L C フィルタ回路及び複合型 L C フィルタ部品は前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。例えば、インダクタパターンの形状は任意であり、渦巻状の他に、蛇行形状や直線形状等であってもよい。

【0040】また、前記実施形態は、三つあるいは四つの異なる周波数の信号を分波したり、あるいは、三つあるいは四つの異なる周波数の信号を合波したりするものであるが、これに限定されるものではなく、五つ以上の異なる周波数の信号を分波あるいは合波するものに適用してもよい。

【0041】また、前記実施形態は個産品の場合を例にして説明したが、量産時の場合には複数個分の複合型 L C フィルタ部品を備えたマザー基板を製作し、所望のサイズに切り出して製品とする。さらに、前記実施形態は、導体が形成された絶縁体シートを積み重ね後、一体的に焼成するものであるが、必ずしもこれに限定されな

い。シートは予め焼成されたものを用いてもよい。また、以下に説明する製法によって複合型 L C フィルタ部品を製作してもよい。印刷等の手段によりペースト状の絶縁体材料を塗布して絶縁体層を形成した後、その絶縁体層の表面にペースト状の導電体材料を塗布して任意の導体を形成する。次に、ペースト状の絶縁体材料を前記導体の上から塗布する。こうして順に重ね塗りすることによって積層構造を有する複合型 L C フィルタ部品が得られる。

【0042】また、コンデンサやインダクタは、前記実施形態では積層体内に内蔵しているが、その一部をチップ部品に換えて、積層体の表面に実装したり、あるいは外付けしたりしてもよい。

#### 【0043】

【発明の効果】以上の説明から明らかなように、本発明によれば、帯域通過フィルタだけでなく、低域通過フィルタや高域通過フィルタ等の各種のフィルタを採用することができ、携帯電話等の移動体通信機器を設計する際の自由度が大きくなる。さらに、構成素子数を抑えることができ、挿入損失を小さくできる。

#### 【図面の簡単な説明】

【図 1】本発明に係る複合型 L C フィルタ回路の第 1 実施形態を示すもので、(A) は電気回路図、(B) はブロック図。

【図 2】図 2 の回路を有する複合型 L C フィルタ部品の分解斜視図。

【図 3】図 2 に示した複合型 L C フィルタ部品の外観斜視図。

【図 4】本発明に係る複合型 L C フィルタ回路の第 2 実施形態を示すもので、(A) は電気回路図、(B) はブロック図。

【図 5】本発明に係る複合型 L C フィルタ回路の第 3 実施形態を示すもので、(A) は電気回路図、(B) はブロック図。

【図 6】本発明に係る複合型 L C フィルタ回路の第 4 実施形態を示すもので、(A) は電気回路図、(B) はブロック図。

【図 7】本発明に係る複合型 L C フィルタ回路の第 5 実施形態を示すもので、(A) は電気回路図、(B) はブロック図。

#### 【符号の説明】

10、50、60、70、80…複合型 L C フィルタ回路

10A…複合型 L C フィルタ部品

11…絶縁体シート

40…積層体


L P F 1 ~ L P F 3…低域通過フィルタ

H P F 1 ~ H P F 3…高域通過フィルタ


B E F 1、B E F 2…帯域阻止フィルタ

50 B P F…帯域通過フィルタ


【図1】




【図2】




【図3】



【図4】




【図5】





【図 6】



【図 7】

